1、負責基于mentor工具DFT實現 : scan chain插入， OCC 插入，EDT IP的生成 ， ATPG測試向量的生成，pre和post仿真 ；

2、負責基于mentor工具的MBIST 實現； 

3、芯片在ATE測試臺上的調試；

4、負責 DFT 架構確定，包括時鐘，復位，各個 tile 的 scan channel 劃分；

5、負責 tile 和 top 級的 dft 網表交付，包括 mbist 的插入和仿真驗證；bscan 的插入；scan chain 的 插入 ；test point 的插入；atpg 向量的生成和仿真驗證；模擬 IP 的 scan chain 集成；scan sdc；

6、撰寫DFT設計方面的發明專利；相關文檔撰寫；

7、客戶項目其它事務處理；

1、電子、通信、計算機相關專業學士及以上學歷；

2、根據項目spec，完成DFT、MBIST、JTAG、綜合、Formal等工作； 

3、制定DFT策略，協助開發人員提高DFT測試覆蓋率；

4、將綜合、Formal檢查、DFT工作過程中的問題反饋給IP開發及SoC集成人員，協助優化完；

5、善IP及SoC；

6、測試向量調試經驗；

7、英文良好；

1、通信物理層芯片，交換機芯片開發；

2、RTL代碼的設計/開發/維護；

3、建立test bench測試環境；

4、撰寫繪制設計架構圖及其技術規格書；

5、與驗證工程師或軟件工程師合作開發驗證方案, FPGA進行驗證；

1、電子、通信、計算機相關專業碩士及以上學歷；

2、Verilog RTL coding及驗證技巧；

3、FPGA驗證經驗；

4、對ASIC前端設計流程有一定了解；

5、熟悉通信物理層算法或以太網協議者優先；

6、英文良好；

1、搭建驗證平臺，編寫驗證自動化腳本，加速驗證過程和提升驗證的自動化；

2、制定芯片的驗證計劃并且監督和執行計劃，參與芯片系統級驗證, 模塊級驗證和后仿真；

3、負責解決芯片驗證過程中的工具和環境問題；

1、精通Linux/Unix環境，熟練掌握Perl/Python，C/C++和 Unix Shell腳本語言；

2、精通Verilog和System Verilog語言；熟練使用VCS, Verdi等主流EDA仿真工具；

3、精通芯片驗證流程和UVM驗證方法學，可以使用UVM+SystemVerilog搭建驗證平臺；

4、有較強的技術文檔撰寫能力；

5、3年或者3年以上設計或者驗證工程師經驗，有過至少1個ASIC/SOC項目的流片經驗；

6、具備以下技能者優先考慮：對以太網物理層協議，serdes物理層協議熟悉者優先；

1、負責SOC芯片的前端設計工作，包括IP評估選型，IP集成，總線設計，時鐘規劃等；

2、支持驗證團隊，完成驗證計劃，定位并且解決發現的設計問題；

3、參與FPGA平臺的驗證，測試，協助完成系統的軟硬件聯調；

1、計算機/電子/通信相關專業，本科五年，碩士三年工作經驗及以上；

2、熟練使用Verilog進行邏輯設計開發，熟悉數字電路的調試技巧，了解SOC芯片設計開發的流程，掌握VCS，Spyglass，DC等相關設計工具的使用；

3、熟悉計算機體系架構，了解ARM.RISC-V系統架構經驗優先；

4、熟悉AMBA總線，有NOC/NIC相關開發集成經驗優先；

5、熟悉DDR/Nor Flash/NandFlash等存儲器件，有相關開發集成經驗優先；

6、熟悉Ethernet/PCIe/USB/SPI/UART/IIC等接口協議，有相關開發集成經驗優先；

7、有FPGA平臺搭建，調試經驗優先；